华为推出的全新芯片架构旨在重写半导体缩放规则,挑战定义行业多年的美国技术封锁。
华为推出的全新芯片架构旨在重写半导体缩放规则,挑战定义行业多年的美国技术封锁。

(P1) 中国科技巨头华为技术有限公司披露了一种全新的芯片设计框架,声称到 2031 年将能达到 1.4 纳米芯片的性能。此举旨在规避美国限制其获取全球最先进制造设备的制裁。
(P2) “在过去的六年里,我经常被问到……你们是如何生存下来并重返巅峰的?”华为海思半导体董事长何庭波在上海举行的国际电路与系统研讨会上的演讲中表示。
(P3) 这种新方法用“陶氏缩放定律”(Tau Scaling Law)取代了行业长期遵循的摩尔定律,该定律将信号速度置于缩小晶体管尺寸之上。这是通过专有的“逻辑折叠”(LogicFolding)架构实现的,该架构将逻辑电路进行物理堆叠。该公司表示,已通过 381 块实验芯片验证了这一技术。首款采用该设计的商用处理器将是于今年秋季亮相的新款麒麟(Kirin)芯片。
(P4) 该公告带动中国芯片制造商股价飙升,中芯国际(SMIC)和华虹半导体在香港股市上涨近 15%。这一进展标志着中国在推动技术自给自足方面可能取得突破,并加剧了中美之间在人工智能和先进计算主导地位上的激烈竞争。
### 通往先进芯片的新路径
华为的公告表明,它可能已经找到了绕过其面临的最重大障碍的可行方案:即无法获取极紫外(EUV)光刻机。这些由荷兰阿斯麦(ASML Holding NV)生产的高端工具被认为是量产 5 纳米及以下节点芯片的必备设备。美国的出口管制实际上已切断了包括华为及其代工伙伴中芯国际在内的所有中国企业获取 EUV 系统的渠道。
华为的“时间缩放”框架并非追求摩尔定律的几何缩放(即在更小空间内塞入更多晶体管),而是优化数据在芯片上的移动速度。通过在双层框架中折叠和堆叠电路,该公司缩短了内部布线以减少信号延迟。尽管华为声称这带来了显著的效率提升,但并未披露其性能指标的具体测试条件。
### 竞争时间表与投资者反应
华为 2031 年实现 1.4 纳米等效芯片的目标比行业领头羊台积电(TSMC)目前的公开路线图晚了大约三年,台积电预计将在 2028 年达到 1.4 纳米节点。然而,如果成功,这将是这家受制裁的中国科技巨头取得的一项里程碑式成就,将显著减轻美国限制带来的影响。
“这是一种替代性的前进路径,也是华为在面临供应链挑战时成功找到的突破口,”Omdia 分析师 Lian Jye Su 向《华尔街日报》表示。
投资者对此反应迅速且热烈,将该技术视为整个国内半导体生态系统的催化剂。中芯国际股价的飙升反映了市场对其将成为华为新设计主要代工厂的预期。这一进展对台积电、三星电子和英伟达等全球领导者构成了长期竞争挑战,后者的先进 GPU 目前正驱动着人工智能革命。华为计划将 LogicFolding 架构应用于其昇腾(Ascend)人工智能处理器,目标是到 2030 年部署在数据中心。
本文仅供参考,不构成投资建议。