台積電CoPoS先進封裝技術瞄準2028年量產，輝達Feynman AI晶片可望率先採用

台積電的CoPoS先進封裝技術目標在2028年下半年量產，旨在解決超過標準倍縮光罩限制9.5倍以上的AI晶片封裝經濟效益問題，根據分析師郭明錤的研究報告指出。

郭明錤在報告中表示：「CoPoS的設計目的在於改善超大AI晶片封裝的量產經濟效益。」該技術採用三層玻璃核心基板——即玻璃核心夾在兩側ABF增層薄膜之間——並透過玻璃通孔（Through Glass Via）製程、銅填充及金屬化作為關鍵製程步驟。

生產中所使用的玻璃面板尺寸為510毫米乘515毫米，之後再切割成單一的玻璃核心基板。郭明錤特別針對三項常見誤解進行說明：CoPoS中的玻璃並非作為中介層使用，它也不會取代ABF（兩者在堆疊結構中共存），且晶片是貼合在ABF增層薄膜表面，而非直接貼在玻璃上。

輝達的下一代Feynman架構被視為CoPoS的潛在首位採用者，這項合作關係進一步延伸——台積電已是輝達AI加速器的獨家製造商。該時間點與Feynman規劃的推出時程相符，不過輝達尚未公開確認該晶片的封裝規格。

CoPoS與現有封裝技術路線圖的比較

根據台積電在近期技術研討會上揭露的資訊，該公司正同時以80%及90%的年複合成長率，分別擴大現有的CoWoS及SoIC平台，這項擴張將持續至2027年。台積電在台灣營運11座先進封裝廠房，包括位於嘉義的AP7廠——預計將成為其最大的SoIC園區——以及AP8（一座改造後的LCD廠），到2026年底，其CoWoS月產能可能超過4萬片晶圓。

CoPoS代表台積電在玻璃基板上針對最嚴苛AI工作負載所下的一項長期賭注。儘管CoWoS仍是當前AI處理器的業界標準，但隨著晶片尺寸突破500平方毫米，晶片設計正不斷超越單一倍縮光罩的限制——根據台積電數據，此類別晶片的出貨量在2022年至2026年間預計將成長六倍。

郭明錤預期，台積電在先進封裝领域的競爭優勢至少可維持到2032年，這段時間讓該公司有空間在推進N2及A14製程節點的同時，擴大CoPoS的規模。台積電正在第一年以五個晶圓廠階段來提升N2產能，目標是在2028年前實現N2及A16每年70%的產能成長。

對投資人而言，CoPoS路線圖強化了台積電在封裝市場最尖端領域的定價能力與客戶黏著度。占台積電2025年營收估計約15%至20%的輝達，將為其最高利潤率的產品獲得專屬的封裝路徑。台積電目前的本益比約為18倍，相較三星電子有溢價，但相較ASML則有折價，反映市場預期即使英特爾代工及三星代工試圖縮小差距，台積電的封裝主導地位仍將支撐其利潤率擴張。

本文僅供資訊參考，不構成投資建議。