光學元件更貼近晶片，AI互連功耗大減30%

AI推論需求兩年內成長300倍，推動光互連從前面板可插拔模組演進至共封裝光學元件，後者距交換器ASIC僅數毫米，功耗最高可降低30%。

「核心趨勢並非單純以光纖取代銅線，而是將光電轉換點從前面板逐步移至ASIC附近，」中泰證券分析師王芳在8月29日發布的研究報告中表示。

Google每月token處理量從2024年5月的9.7兆，一年後增至約480兆，到2026年5月更突破3,200兆。超大規模雲端業者資本支出反映此迫切性：Google將2026年資本支出指引上調至1,950億至2,050億美元，亞馬遜預期約2,200億美元，Meta預估1,300億美元。此轉變可從鏈路損耗中量化——OIF針對112G/lane的數據顯示，前面板可插拔元件的bump-to-bump損耗為22至24 dB，而近封裝光學元件約13 dB，共封裝光學元件則約10 dB。

價值鏈正從傳統可插拔光模組重新分配至高功率CW雷射、光纖陣列單元、高密度連接及先進封裝。Nvidia已出貨兩代共封裝光學交換器——針對InfiniBand的Quantum-X800-Q3450及針對乙太網路的Spectrum-X，後者透過32個光引擎提供102.4 Tbps有效頻寬。台積電COUPE平台透過混合鍵合將電子控制晶片直接堆疊於光子晶片上，已成為規模化的製造基礎，相關產品今年進入量產。

銅線傳輸距離隨資料速率攀升而縮短

物理定律絲毫不留情面。隨著SerDes從25G NRZ演進至50G、100G及200G PAM4，純電氣互連的有效傳輸距離持續縮短。博通估計每通道100Gbps的DAC纜線覆蓋約四公尺，在200Gbps每通道時縮短至約兩公尺；OIF針對224G/lane介面的被動銅線目標約為一公尺。銅線退場並非單一事件，而是各距離層級經濟性的逐步重新計算——封裝內及電路板級連接涵蓋公分至公尺範圍，而機櫃間鏈路早已全面光纖化。

近封裝光學元件（NPO）作為過渡平台。其在ASIC旁部署可獨立製造、測試及更換的光引擎，縮短電氣通道，同時保留元件篩選與良率隔離。阿里巴巴已採用3.2T NPO作為試點起點，同時推進6.4T UPO及介面標準化；騰訊同步驗證3.2T矽光子與VCSEL鏈路；華為Hi-ONE平台則將光引擎、外部光源、連接、散熱及鏈路監控整合至單一框架。

共封裝光學元件（CPO）更進一步，將交換ASIC與光引擎納入同一封裝。博通用於576-GPU互連情境的數據顯示，DSP可插拔、線性接收光學及CPO分別耗電約16.2 kW、11.7 kW及7.1 kW。思科估計在51.2T系統中，CPO較可插拔架構可降低總系統功耗25%至30%。

光學元件內移，價值由誰掌握

此遷移並非光模組價值的簡單轉移——而是功能位置、元件規格及製造責任的同步重構。高功率CW雷射代表相對明確的增量機會：集中光源供應可減少雷射數量，同時提高單體功率與可靠性。古河電工的8通道外部光源原型在55攝氏度外殼溫度下，每通道實現20 dBm光纖耦合輸出。

光纖陣列單元與高密度連接具更普遍的增量邏輯。一旦光纖進入ASIC周邊的高熱通量區域，必須在基板翹曲、熱循環及振動條件下維持微米級對準——驅動V型槽、透鏡、MT套管、MPO/MTP連接器及盲插連接器的全面升級。先進封裝、測試及熱管理價值將在量產階段擴大：NPO需要高性能有機基板與LGA插座；CPO依賴大尺寸基板、中介層、微凸塊及低翹曲材料。

台積電COUPE平台正成為CPO與光學I/O的主流選擇。Nvidia在GTC 2025展示了COUPE光引擎，博通未來藍圖已轉向該平台，Ayar Labs亦將其納入開發規劃。聯合良率挑戰仍是核心障礙——共封裝高價值ASIC、光子IC、電子IC及光纖耦合結構，意味著任何單一缺陷都可能放大報廢損失。台積電的垂直堆疊方案採用銅對銅混合鍵合，將電子控制晶片直接連接於光學小晶片之上，可將資料傳輸功耗降低高達85%，並將電氣寄生電阻縮減至接近零。

對投資人而言，最明確的受惠者為CW雷射、光纖陣列單元、精密光學元件及先進封裝服務供應商。Marvell資料中心業務最新一季營收達21.7億美元，季增19%，主要由連接產品驅動。該公司將2027財年營收展望上調至120億美元，2028財年上調至180億美元。但正如中泰證券分析師所警示，最終營收實現仍取決於客戶設計導入、量產出貨及良率數據——技術方向明確，但財務回報尚未均勻分配。

本文僅供參考，不構成投資建議。