IBM 發表亞 1 奈米晶片技術，效能提升 50%

IBM 研究院成功研發出全球首個亞 1 奈米晶片架構，在指甲蓋大小的晶粒上封裝近一千億顆電晶體，將半導體技術藍圖推進至埃米時代。

IBM 全新奈米堆疊（nanostack）架構採用 0.7 奈米製程，相較於其 2 奈米前代產品，效能提升最高達 50%，或能源效率提升 70%——這一飛躍可能重塑 AI 資料中心的經濟格局。

「這不僅是漸進式的進步，更是一次重大的躍進，指向一個運算能力大幅提升而能耗卻不隨之增加的未來，」IBM 研究院院長暨 IBM 院士 Jay Gambetta 表示。

奈米堆疊設計將電晶體垂直堆疊而非並排排列，電晶體密度幾乎達到 IBM 於 2021 年推出的 2 奈米晶片的兩倍。IBM 同時展示了 SRAM 縮放效能的 40% 提升，這對於依賴高頻寬、低延遲記憶體的 AI 工作負載而言是一項關鍵指標。該架構允許頂層與底層電晶體採用不同材料分別設計，實現了傳統平面設計無法達成的效能與功耗優化。

IBM 已不再商業化生產晶片——該公司於 2015 年將其晶圓廠轉讓給格羅方德——但其研發管線歷來引領整個產業的發展方向。IBM 率先研發的奈米片（nanosheet）技術，現已成為台積電與三星晶圓代工所有先進 3 奈米與 2 奈米晶片的基礎架構。若奈米堆疊循相同軌跡發展，未來十年內可能影響輝達、超微與英特爾的晶片設計。

奈米堆疊的運作原理

IBM 奈米堆疊架構的基本單元由兩顆堆疊鍵合的電晶體組成，每顆電晶體包含三條各 5 奈米厚的奈米片——相當於約 15 排矽原子的寬度。透過在垂直方向上交錯排列電晶體，IBM 實際上為晶片縮放增加了第三個維度。自 1959 年電晶體發明以來，業界在二維層面上的縮放空間已基本耗盡。

「這將是我們產業首次能夠在垂直方向上堆疊與交錯排列電晶體，」IBM 矽技術研發副總裁 Huiming Bu 表示。

此技術路徑解決了一個根本性問題：傳統電晶體微縮已逼近原子極限，而 SRAM 縮放——即縮小最靠近處理器的記憶體單元的能力——在 3 奈米到 2 奈米世代之間僅提升了幾個百分點。IBM 透過交錯通道位元單元實現的 40% SRAM 改善，代表了一個幾乎停滯領域中的重大突破。

AI 資料中心的關聯性

該技術突破的時機恰逢 AI 基礎設施支出迎來轉折點。輝達的 Blackwell GPU 採用台積電 4 奈米製程，而即將推出的 Rubin 平台則採用 3 奈米製程，兩者均面臨資料中心的功耗與散熱限制。微軟、亞馬遜與 Alphabet 等雲端巨頭每年在 GPU 集群上的支出高達數百億美元，能源成本已成為擴張的硬性限制。

「每個人都要求更高的效能，但沒有人願意為電費買單，」Bu 表示。

IBM 在 SRAM 上的改進尤為重要，因為許多 AI 晶片將晶粒面積的很大一部分用於晶片上記憶體，以減少資料搬移——這是 AI 推論中最大的能源消耗來源之一。更高效的 SRAM 設計可增加快取容量，減少處理器與外部記憶體之間的資料傳輸需求，直接降低 AI 工作負載的總持有成本。

商業化路徑

IBM 提醒，該技術仍處於研發階段，亞 1 奈米製程最早預計在五年內實現初步採用。該公司正與包括日本 Rapidus 在內的合作夥伴共同推動 2 奈米製造，並準備在其紐約州奧爾巴尼廠房使用艾司摩爾的高數值孔徑極紫外光微影設備——這些設備對於印製奈米堆疊所需的超精密電路圖案至關重要。

Gambetta 未透露具體的商業化合作夥伴，但表示該架構具有足夠的通用性，可應用於 CPU、GPU 及行動處理器。「十年之內，這將成為我們發明並協助產業轉型的另一項主流技術，」Bu 表示。

對投資人而言，問題在於奈米堆疊是否會遵循奈米片的發展劇本——即 IBM 的研究成為業界標準，被台積電和三星所採用——還是停留在實驗室階段。IBM 股價目前約為預期盈餘的 22 倍，其估值更多來自軟體與諮詢業務，而非半導體智慧財產權。若奈米堆疊成功建立授權管道，可能為公司增加新的收入來源，不過該公司尚未揭露任何授權協議。

本文僅供資訊參考，不構成投資建議。