Kế hoạch mở rộng công suất mạch tích hợp quang tử gấp 30 lần của TSMC là tín hiệu rõ ràng nhất cho thấy quang học đóng gói chung đang chuyển từ thử nghiệm trong phòng thí nghiệm sang sản xuất thương mại.
Kế hoạch mở rộng công suất mạch tích hợp quang tử gấp 30 lần của TSMC là tín hiệu rõ ràng nhất cho thấy quang học đóng gói chung đang chuyển từ thử nghiệm trong phòng thí nghiệm sang sản xuất thương mại.

TSMC có kế hoạch tăng công suất mạch tích hợp quang tử (PIC) lên gấp 30 lần, đạt ít nhất 25.000 tấm wafer mỗi tháng vào năm 2028, biến quang học đóng gói chung (CPO) thành chuỗi cung ứng trị giá hàng tỷ đô la cho các trung tâm dữ liệu AI.
"Chuỗi sản xuất hàng loạt CPO đang bắt đầu cung cấp nhịp độ có thể kiểm chứng rõ ràng hơn," các nhà phân tích của Morgan Stanley viết trong một báo cáo đánh giá chuỗi cung ứng, trích dẫn những cải thiện trong kế hoạch công suất PIC, hiệu quả kiểm thử và thời điểm đặt hàng của TSMC.
Quá trình tăng tốc bắt đầu từ khoảng 500 tấm wafer mỗi tháng hiện nay, đạt 10.000 tấm trong quý II/2026 và 15.000 tấm vào quý IV/2026, theo ước tính của Morgan Stanley. Mỗi tấm wafer chứa 648 die, tương đương sản lượng PIC hàng năm lên tới 1,94 tỷ đơn vị. Với tỷ lệ tích hợp SoIC 50% — một nút thắt quan trọng — 10.000 tấm wafer mỗi tháng sẽ sản xuất khoảng 200 triệu động cơ quang, mặc dù tổn thất trong lắp ráp hạ nguồn có thể thu hẹp số lượng xuất xưởng thực tế xuống còn khoảng 390.000 đơn vị.
Quá trình chuyển đổi từ quang học pluggable sang CPO — nơi động cơ quang được đặt trực tiếp bên cạnh chip chuyển mạch silicon — là rất quan trọng đối với các cụm AI mở rộng vượt quá 100T băng thông mỗi switch. Nvidia đã bắt đầu xuất xưởng switch Spectrum-X CPO cho một số đối tác, và nền tảng COUPE của TSMC đặt mục tiêu sản xuất hàng loạt vào năm 2026. Những bên hưởng lợi bao gồm TSMC, Nvidia, Broadcom và AMD với tư cách là những người áp dụng sớm, cùng với các công ty trong chuỗi cung ứng là FOCI và AllRing, trong khi các nhà cung cấp FAU truyền thống phải đối mặt với rủi ro gián đoạn dài hạn từ các công nghệ ghép nối mới hơn.
Hiệu quả kiểm thử mở ra nút thắt cổ chai
Một trong những cải tiến quan trọng nhất là kiểm thử ở cấp độ tấm wafer Insertion 2, nút đầu tiên xác thực đồng thời cả tín hiệu điện và quang. Thời gian kiểm thử đã giảm từ một tấm wafer mỗi ngày trong nửa cuối năm 2025 xuống còn khoảng sáu giờ mỗi tấm wafer hiện nay, Morgan Stanley cho biết. Mục tiêu trong sáu đến 12 tháng tới là cắt giảm thêm xuống còn ba đến bốn giờ mỗi tấm wafer. Nếu không có cải tiến này, ngay cả công suất đầu nguồn dồi dào cũng sẽ không thể chuyển thành hàng xuất xưởng.
Morgan Stanley dự kiến doanh số xuất xưởng switch CPO toàn cầu sẽ đạt khoảng 23.000 đơn vị vào năm 2026 — chủ yếu là switch 100T do Nvidia chiếm ưu thế — sau đó tăng lên 59.000 đơn vị vào năm 2027 và 200.000 đơn vị vào năm 2030. Nếu tỷ lệ sản lượng tiếp tục được cải thiện, số lượng động cơ quang thực tế tương ứng với công suất PIC của TSMC vào năm 2027 có thể đạt khoảng 7,8 triệu đơn vị.
Các bên hưởng lợi từ chuỗi cung ứng nổi lên
FOCI, một nhà sản xuất linh kiện sợi quang Đài Loan, dự kiến sẽ ghi nhận doanh thu sản xuất CPO quy mô lớn đầu tiên vào tháng 7, chủ yếu cung cấp cho switch Spectrum CPO của Nvidia. Morgan Stanley dự báo FOCI sẽ ghi nhận khoản lỗ EPS 0,41 Đài tệ vào năm 2026 do chuyển dịch công suất sang nhà máy mới ở Thái Lan và các chi phí một lần từ đợt phát hành cổ phiếu, sau đó chuyển sang doanh thu 8,69 tỷ Đài tệ vào năm 2027. Đóng góp của Nvidia vào doanh thu của FOCI dự kiến sẽ tăng từ 29% vào năm 2026 lên 76% vào năm 2027 và 92% vào năm 2028.
AllRing, công ty cung cấp thiết bị ghép nối FAU, kiểm tra quang học tự động và phân phối chất kết dính, cũng được hưởng lợi. Morgan Stanley đã nâng ước tính doanh thu năm 2026 của AllRing lên 13% lên 9,41 tỷ Đài tệ và dự báo EPS năm 2026 tăng 15% lên 25,48 Đài tệ. Doanh thu liên quan đến CPO dự kiến sẽ chiếm 11% tổng doanh thu của AllRing trong năm 2026, tăng lên 26% vào năm 2028. Công ty này cũng là nhà cung cấp thiết bị phân phối wafer-on-wafer độc quyền cho nền tảng SoIC của TSMC, nơi công suất đang hướng tới mục tiêu 14.000 tấm wafer mỗi tháng vào năm 2026.
GlassBridge vẫn là biến số dài hạn
Công nghệ GlassBridge của Corning — sử dụng ống dẫn sóng trao đổi ion thủy tinh cấp tấm wafer và đầu nối căn chỉnh thụ động có thể tháo rời — đã thu hút sự chú ý của thị trường như một giải pháp thay thế tiềm năng cho ghép nối FAU truyền thống. Corning báo cáo suy hao ghép nối sợi quang với PIC ở băng tần O khoảng 1,5 decibel, với các lợi thế về khả năng mở rộng sản xuất, tương thích nhiệt và khả năng làm lại.
Tuy nhiên, các kiểm tra của Morgan Stanley cho thấy GlassBridge hiện chỉ phục vụ cho ghép nối cạnh (edge coupling) và bố trí sợi quang một chiều, trong khi nền tảng COUPE của TSMC và các dự án ngắn hạn từ Nvidia, AMD và Ayar Labs vẫn tập trung vào ghép nối cách tử (grating coupling). "Hướng chính trong ngắn hạn không phải là một công nghệ mới ngay lập tức lật đổ cách tiếp cận cũ," Morgan Stanley cho biết. GlassBridge có nhiều khả năng trở thành đối thủ cạnh tranh đáng kể chỉ khi nó tham gia vào bố trí sợi quang hai chiều và được áp dụng trên các nền tảng chủ đạo.
Cổ phiếu TSMC, đang giao dịch ở mức khoảng 20 lần thu nhập dự phóng, đã phản ánh vị thế dẫn đầu công nghệ của xưởng đúc. Tiềm năng tăng trưởng thực sự có thể nằm ở chuỗi cung ứng: FOCI và AllRing giao dịch ở bội số cao hơn nhưng mang lại mức độ tiếp xúc trực tiếp với sự tăng tốc về khối lượng vừa mới bắt đầu. Morgan Stanley duy trì xếp hạng outperform đối với AllRing với giá mục tiêu 1.580 Đài tệ. Đối với Nvidia, quá trình chuyển đổi CPO củng cố lợi thế mạng lưới của hãng vào thời điểm các đối thủ cạnh tranh như AMD và Broadcom cũng đang đầu tư vào kết nối quang. Rủi ro chính cần theo dõi là tỷ lệ sản lượng SoIC — nếu nó duy trì ở mức gần 50%, số lượng động cơ quang thực tế xuất xưởng sẽ tụt xa so với công suất tấm wafer, làm chậm quá trình ghi nhận doanh thu trên toàn chuỗi.
Bài viết này chỉ nhằm mục đích cung cấp thông tin và không cấu thành lời khuyên đầu tư.