Points clés à retenir :
Le prochain champ de bataille de l'industrie des semi-conducteurs n'est plus de savoir à quel point on peut graver un transistor, mais combien de puces on peut empiler les unes sur les autres.
Qnity Electronics Inc. (NYSE : Q) a lancé lundi son Centre d'Innovation en Assemblage Avancé, parient que le passage de la miniaturisation des transistors à l'empilement de puces en architectures 3D deviendra le principal moteur de croissance de l'industrie des semi-conducteurs pour les infrastructures d'IA. La plateforme en ligne présente les matériaux et les technologies de procédés de l'entreprise sur l'ensemble de la chaîne d'assemblage avancé, allant de la mémoire à large bande passante (HBM) et des interposeurs au collage hybride et aux substrats de circuits intégrés.
« Alors que l'IA transforme l'informatique, les problèmes d'ingénierie les plus difficiles se déplacent vers les connexions entre les puces, couche par couche — là où les performances, la consommation, la densité et la fiabilité sont déterminées », a déclaré Chuck Xu, Président des Solutions d'Interconnexion chez Qnity. « C'est là que Qnity excelle. Nous combinons nos atouts dans les semi-conducteurs et les interconnexions pour permettre à nos clients de maîtriser l'assemblage avancé, de la conception à l'intégration système, de bout en bout. »
L'assemblage avancé désigne les techniques permettant d'agencer et de connecter plusieurs puces en empilements 3D serrés plutôt que de les placer séparément sur une carte de circuit imprimé. Cette approche est devenue essentielle alors que la réduction traditionnelle des transistors — la « miniaturisation » portée par la loi de Moore — offre des rendements décroissants. Les fabricants de puces s'appuient désormais sur des méthodes telles que les TSV (through-silicon vias), de minuscules connexions verticales percées à travers le silicium pour relier les couches empilées, et le collage hybride, qui assemble les puces face à face à l'aide de connexions microscopiques métalliques et isolantes. Les solutions de Qnity ciblent précisément ces défis de fabrication, notamment la réduction des défauts, la gestion thermique et le routage à haute densité pour les conceptions multi-puces.
Cette annonce positionne Qnity pour capter la demande de l'écosystème des puces IA, où Nvidia, AMD et un nombre croissant de concepteurs de silicium personnalisé nécessitent un assemblage de plus en plus complexe pour connecter les puces de calcul aux empilements de mémoire HBM. L'assemblage avancé est devenu un goulet d'étranglement dans la production de puces IA, la capacité CoWoS (chip-on-wafer-on-substrate) de TSMC étant constamment surexploitée tout au long de 2025 et jusqu'en 2026. Qnity, en tant que fournisseur de matériaux et d'interconnexions, se situe en amont des fonderies et des sous-traitants d'assemblage et de test (OSAT) tels qu'ASE Technology et Amkor Technology qui réalisent l'assemblage proprement dit.
Le portefeuille de l'entreprise couvre les matériaux nécessaires à chaque couche de la chaîne d'assemblage : produits chimiques de métallisation pour les couches de redistribution à lignes fines (RDL), matériaux diélectriques pour les interposeurs, et technologies de collage pour l'intégration multi-puces. Ces intrants sont essentiels pour atteindre le rendement et la fiabilité requis à mesure que les conceptions de puces se complexifient — certains accélérateurs IA intègrent désormais plus d'une douzaine de chiplets dans un seul boîtier.
Pour les investisseurs, l'accent stratégique de Qnity sur l'assemblage avancé signale un virage délibéré vers le segment à la croissance la plus rapide du marché des matériaux pour semi-conducteurs. La société est cotée à la Bourse de New York sous le ticker Q, et son activité de solutions d'interconnexion a été un contributeur de revenus stable alors que les déploiements d'infrastructures IA stimulent la demande pour la transmission de données à haute vitesse à l'intérieur et entre les puces. Le lancement du Centre d'Innovation offre une vitrine centralisée pour les clients évaluant les matériaux d'assemblage, ce qui pourrait raccourcir les cycles de conception et accélérer les délais de qualification.
Le passage de la miniaturisation à l'empilement redessine le paysage concurrentiel de l'ensemble de la chaîne de valeur des semi-conducteurs. Les fabricants d'équipements tels qu'Applied Materials et ASML ont longtemps dominé l'ère de la réduction des transistors ; la transition vers l'assemblage ouvre de nouvelles opportunités pour les spécialistes des matériaux comme Qnity, ainsi que pour les fournisseurs OSAT et les sociétés de logiciels de conception. Les fabricants de puces qui maîtrisent l'assemblage avancé obtiennent des avantages en termes de performances sans avoir besoin du nœud de lithographie de nouvelle génération — une capacité particulièrement précieuse alors que les technologies 2 nm et en dessous deviennent exponentiellement plus coûteuses à développer.
Cet article est fourni à titre informatif uniquement et ne constitue pas un conseil en investissement.
