L'EMIB-T d'Intel défie le CoWoS de TSMC alors que deux fournisseurs intègrent l'orbite des TPU Google

Le packaging EMIB-T d'Intel gagne du terrain avec le futur TPU de Google alors que la capacité CoWoS de TSMC est sous pression face à la demande explosive en IA.

La technologie Embedded Multi-die Interconnect Bridge d'Intel attire deux nouveaux fournisseurs taïwanais dans la chaîne d'approvisionnement des tensor processing units de Google, alors que la capacité Chip-on-Wafer-on-Substrate de TSMC peine à suivre le rythme de la demande en puces IA, qui croît à un taux annuel composé de 64 % entre 2025 et 2027, selon The Information Network.

« Le domaine où les clients souhaitent le plus d'améliorations est l'efficacité énergétique », a déclaré Kevin Zhang, vice-président senior du développement commercial chez TSMC, lors d'une conférence à Amsterdam le 28 mai. « Cela est vrai pour tous les segments, que vous soyez dans l'edge computing, le smartphone, la mobilité, l'IdO ou les centres de données haute performance pour l'IA. »

Powerchip Semiconductor et AP Memory Technology Corp, deux entreprises taïwanaises, sont entrées dans le processus d'évaluation de la chaîne d'approvisionnement des TPU de Google, selon des rapports de la chaîne d'approvisionnement taïwanaise. Les condensateurs en silicium d'AP Memory jouent un rôle clé dans la conception par MediaTek des puces IA de Google, avec une production de SiCap attendue à 10 000 condensateurs d'ici fin 2027. La technologie EMIB-T d'Intel, qui utilise des through-silicon vias pour la connectivité, offre une alternative moins coûteuse au CoWoS — les packages pour les processeurs Rubin-class de Nvidia peuvent approcher 1 000 $ chacun en raison du grand interposeur en silicium, selon des données économiques du packaging citées par The Information Network.

Le résultat dépend des rendements de production d'Intel, qui doivent passer d'environ 90 % à 98 % pour que l'économie fonctionne à grande échelle, ont prévenu des analystes. Google examine également la possibilité d'envoyer directement ses conceptions de puces à TSMC plutôt que de passer par MediaTek, une décision qui réduirait les coûts mais contournerait le partenariat Intel-Google-MediaTek qui a permis d'envisager l'EMIB-T.

Les contraintes de capacité CoWoS créent une opportunité

La capacité CoWoS de TSMC est effectivement pré-attribuée à un petit nombre de clients. Nvidia représente à elle seule environ 60 % de la demande totale, selon The Information Network. Broadcom et AMD absorbent 26 % supplémentaires, laissant une disponibilité limitée pour les développeurs de puces IA de second rang et les fournisseurs d'ASIC sur mesure. TSMC vise une capacité CoWoS de 130 000 à 160 000 wafers par mois d'ici 2026 à 2027, mais la demande continue de dépasser l'offre, les hyperscalers déployant des accélérateurs d'inférence sur mesure aux côtés des GPU traditionnels d'entraînement IA.

Intel a commercialisé EMIB comme une alternative rentable. Contrairement au CoWoS, qui utilise un interposeur en silicium complet connectant la logique et la mémoire à haute bande passante sur l'ensemble du package, EMIB intègre des ponts silicium localisés dans le substrat, réduisant ainsi la surface de silicium et abaissant les coûts. Intel affirme qu'EMIB supportait environ 6 fois la taille du réticule en 2024 et vise 8 fois en 2026 et jusqu'à 12 fois d'ici 2028. L'entreprise exploite déjà des installations de packaging avancé au Nouveau-Mexique et en Malaisie et étend sa capacité en Arizona parallèlement à la construction de ses Fab 52 et Fab 62.

Les enjeux pour les investisseurs

Pour Intel, remporter le marché des TPU de Google représenterait bien plus qu'un flux de revenus dans le packaging — ce serait une entrée stratégique dans le silicium IA sur mesure à un moment où l'entreprise repositionne ses services de fonderie. Meta évalue également l'EMIB-T pour ses accélérateurs MTIA, selon des rapports sectoriels, suggérant que la technologie pourrait séduire plusieurs clients hyperscalers si les rendements s'avèrent compétitifs.

Les actions TSMC ont gagné environ 40 % depuis le début de l'année 2026, reflétant une forte conviction dans son positionnement IA. Le chiffre d'affaires du premier trimestre 2026 de TSMC a bondi de 40,6 % sur un an pour atteindre 35,9 milliards de dollars, avec une marge brute de 66,2 %. Mais le goulot d'étranglement du packaging représente un risque structurel : si Intel peut démontrer des rendements compétitifs à grande échelle, il pourrait capter une part significative de la demande incrémentale en packaging IA dans un marché où l'offre — et non la technologie — reste la contrainte déterminante. Intel n'a pas besoin de supplanter CoWoS pour en bénéficier ; il lui suffit de capter une partie de la demande incrémentale dans un marché sous contrainte d'offre.

Cet article est fourni à titre informatif uniquement et ne constitue pas un conseil en investissement.